在處理各種形式的EMI時，必須具體問題具體分析。在數字電路的PCB設計中，可以從下列幾個方面進行EMI控制。

　　1.器件選型

　　在進行EMI設計時，首先要考慮選用器件的速率。任何電路，如果把上升時間為5ns的器件換成上升時間為2.5ns的器件，EMI會提高約4倍。EMI的輻射強度與頻率的平方成正比，最高EMI頻率(fknee)也稱為EMI發射帶寬，它是信號上升時間而不是信號頻率的函數：fknee =0.35/Tr (其中Tr為器件的信號上升時間)

　　這種輻射型EMI的頻率范圍為30MHz到幾個GHz，在這個頻段上，波長很短，電路板上即使非常短的布線也可能成為發射天線。當EMI較高時,電路容易喪失正常的功能。因此,在器件選型上，在保證電路性能要求的前提下,應盡量使用低速芯片，采用合適的驅動/接收電路。另外，由于器件的引線管腳都具有寄生電感和寄生電容，因此在高速設計中，器件封裝形式對信號的影響也是不可忽視的，因為它也是產生EMI輻射的重要因素。一般地,貼片器件的寄生參數小于插裝器件，BGA封裝的寄生參數小于QFP封裝。

　　2.連接器的選擇與信號端子定義

　　連接器是高速信號傳輸的關鍵環節,也是易產生EMI的薄弱環節。在連接器的端子設計上可多安排地針,減小信號與地的間距,減小連接器中產生輻射的有效信號環路面積,提供低阻抗回流通路。必要時,要考慮將一些關鍵信號用地針隔離。

　　3.疊層設計

　　在成本許可的前提下，增加地線層數量，將信號層緊鄰地平面層可以減少EMI輻射。對于高速PCB，電源層和地線層緊鄰耦合，可降低電源阻抗，從而降低EMI。

　　4.布局

　　根據信號電流流向，進行合理的布局，可減小信號間的干擾。合理布局是控制EMI的關鍵。布局的基本原則是：

　　●模擬信號易受數字信號的干擾,模擬電路應與數字電路隔開;

　　●時鐘線是主要的干擾和輻射源,要遠離敏感電路,并使時鐘走線最短;

　　●大電流、大功耗電路盡量避免布置在板中心區域，同時應考慮散熱和輻射的影響;

　　●連接器盡量安排在板的一邊，并遠離高頻電路;

　　●輸入/輸出電路靠近相應連接器,去耦電容靠近相應電源管腳;

　　●充分考慮布局對電源分割的可行性，多電源器件要跨在電源分割區域邊界布放，以有效降低平面分割對EMI的影響;

　　●回流平面(路徑)不分割。

　　5.布線

　　●阻抗控制:高速信號線會呈現傳輸線的特性,需要進行阻抗控制，以避免信號的反射、過沖和振鈴，降低EMI輻射。

　　●將信號進行分類，按照不同信號(模擬信號、時鐘信號、I/O信號、總線、電源等)的EMI輻射強度及敏感程度，使干擾源與敏感系統盡可能分離，減小耦合。

　　●嚴格控制時鐘信號(特別是高速時鐘信號)的走線長度、過孔數、跨分割區、端接、布線層、回流路徑等。

　　●信號環路，即信號流出至信號流入形成的回路，是PCB設計中EMI控制的關鍵，在布線時必須加以控制。要了解每一關鍵信號的流向，對于關鍵信號要靠近回流路徑布線,確保其環路面積最小。

　　對低頻信號,要使電流流經電阻最小的路徑;對高頻信號,要使高頻電流流經電感最小的路徑,而非電阻最小的路徑(見圖1)。對于差模輻射,EMI輻射強度(E)正比于電流、電流環路的面積以及頻率的平方。(其中I是電流、A是環路面積、f是頻率、r是到環路中心的距離,k為常數。)

　　因此當最小電感回流路徑恰好在信號導線下面時,可以減小電流環路面積,從而減少EMI輻射能量。

　　●關鍵信號不得跨越分割區域。

　　●高速差分信號走線盡可能采用緊耦合方式。

　　●確保帶狀線、微帶線及其參考平面符合要求。

　　●去耦電容的引出線應短而寬。

　　●所有信號走線應盡量遠離板邊緣。

　　●對于多點連接網絡，選擇合適的拓撲結構，以減小信 號反射，降低EMI輻射。

6.電源平面的分割處理

　　●電源層的分割

　　在一個主電源平面上有一個或多個子電源時,要保證各電源區域的連貫性及足夠的銅箔寬度。分割線不必太寬,一般為20～50mil線寬即可,以減少縫隙輻射。

　　●地線層的分割

　　地平面層應保持完整性,避免分割。若必須分割，要區分數字地、模擬地和噪聲地,并在出口處通過一個公共接地點與外部地相連。

　　為了減小電源的邊緣輻射,電源/地平面應遵循20H設計原則，即地平面尺寸比電源平面尺寸大20H(見圖2)，這樣邊緣場輻射強度可下降70% 。